## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-109961

(43)Date of publication of application: 25.06.1984

(51)Int.CI.

G06F 13/00 G06F 7/00

(21)Application number: 57-

(71)Applicant: HITACHI LTD

218355

(22)Date of filing:


15.12.1982 (72)Inventor: IMAMURA JIRO

### (54) MAIN STORAGE CONTROLLING SYSTEM

#### (57)Abstract:

PURPOSE: To efficiently perform data processing with a main storage controlling device which puts data from each bank on a bus line, by accepting a next data transfer request from a bank which is not used even when the other banks are used.

CONSTITUTION: Circuits 10 and 11 which latch data transfer requests A and B, respectively, and a priority circuit 20 which selects one out of the requests A and B when they exist in the same cycle, are provided. If a bus line use expecting latch circuit 19 is under a



set condition, the invertional output of an OR gate 151 becomes "0" and the acceptance of the request B is inhibited. Thereafter, the circuit 19 is reset, and, if a bank-1 is not used when the circuit 19 is reset, the invertional output of the OR gate 151 becomes "1". Therefore, the request B is accepted and a bank-1 starting request EX1 is outputted to a memory bank 1 and a bank using latch circuit 181 is set.

**LEGAL STATUS** 

[Date of request for examination] [Date of sending the examiner's decision of rejection] [Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application] [Patent number] [Date of registration] [Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

## (19) 日本国特許庁 (JP)

①特許出願公開

## ⑩ 公開特許公報(A)

昭59—109961

Mint. Cl.3 G 06 F 13/00 7/00 識別記号

广内整理番号 7361-5B 7313-5B 43公開 昭和59年(1984)6月25日

発明の数 1 審査請求 未請求

(全 5 頁)

知主記憶制御方式

願 昭57-218355

即特 願 昭57(1982)12月15日 @出

者 今村二郎 @発 明

秦野市堀山下1番地株式会社日

立製作所神奈川工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

人 弁理士 薄田利幸 70代 理

1. 発明の名称

主記憶制御方式

#### 2. 特許請求の範囲

(1) 複数のパンクからなり、単一のデータ転送要 求に対して、1つのパンクからп回(пは2以上 の整流)に分けてデータ転送を行い、各パンクか らの出力データを1本のバス線に乗せる主記憶装 體において、あるデータ転送要求を受付けた後、 そのm番目(mは2以上n以下の整数)のデータ 転送と後続のデータ転送要求による1番目のデー タ転送が重なるサイクルを予測し、溯つて該当す るサイクルのデータ転送要求の受付けを抑止する ことを特徴とする主記憶制御方式。

#### 3. 発明の詳細な説明

[発明の利用分野]

本発明は、データ処理システムにおける主記憶 制御方式に関するものである。

〔従来技術〕

従来、例えば16Kビツト以上の高集積度メモリ

案子においては、メモリチップの入出力ピン数の 増加を抑えるために、2度に分けてアドレスをメ モリ索子に入力し、1回のデータ説出し要求で、 連続したアドレスから2回に分けてデータを読み 出す方式がとられることが多い。この場合、メモ リ素子内部には、ロウ・アドレスレジスタ(RA Sと称す)とカラム・アドレスレジスタ(:CA:S と称す)の2個のアドレスレジスタが具備されて

メモリ累子からデータを読み出す場合、全アド レスを2等分し、上位アドレスを最初にRASに セツトし、次に下位アドレスをCASにセツトす る。メモリ衆子内部では、RASアドレス、CA Sアドレスを互いにデコードし、デコード信号に よつて選ばれたメモリ・セルから最初のデータを 読み出す。次に下位アドレスの最下位ピットを反 転して(最下位ピットが"1"なら"0"に、 " 0 " なら " 1 " にする ) 、 CASに再びセット し、2番目のデータを読み出す。

以上のようにして、1回のデータ読出し要求に

よつて、連続したアドレスから2回に分けてデータを睨み出すことが可能であるが、将来はこれを発展させて、2以上のデータを連続して睨み出すことも考えられる。

ところで、この1回のデータ転送要求に対して、1つのバンクから2回に分けてデータ転送を行うにあたり、あるデータ転送要求を受付た後、2回のデータ転送が終る前に、次のデータ転送要求による2を受付た場合、先行するデータ転送要求による2番目のデータ転送と後続するデータ転送要求による1番目のデータ転送が同じサイクルに起きるとにがあり、その結果、2つの転送データが破壊されることがあり、その結果、2つの転送が破壊されることにがなる。これを避けるため、従来は、あるデータ転送のでよれを避けるため、従来は、あるデータ転送のである。これを避けるため、従来は、あるデータ転送でなるまで、他のパンクが使用中でない場合であてまな、ストア要求は受付るが、データを送びする、ストア要求は受付るが、データを送り、性能の低下を招くという問題があった。

〔発明の目的〕

. (3).

1 図において、1は主記憶装置、2は主記憶制御 装置である。本実施例の場合、主記憶装置1はパ ンク0とパンク1の2パンクから構成され、各パ ンクの出力は同じパス線3に接続されている。一 方、主記憶制御装置2内には、単一のデータ転送 要求に対して、パンク0あるいは1から2回に分 けてデータ転送を行うべく、データレジスタが2 個あり、転送データを順にセットする。主記憶装 置1へのメモリ要求(ストア要求とデータ転送要 求)の制御は、主記憶制御装置2に具備されてい るメモリ要求制御回路が行う。本発明は、このメ モリ要求制御回路に係わる。

第2図にメモリ要求制御回路の本発明に関係する部分の一実施例を示す。第2図において、10はデータ転送要求Aをラッチするラッチ回路、11はデータ転送要求Bをラッチするラッチ回路である。20は同一サイクルにデータ転送要求A、Bが存在したとき、一方を選択する優先順位回路である。17。は優先順位回路20を通してデータ転送要求Aが受付けられたことを示すラッチ回路、17。は同じく

本発明の目的は、主記憶装置が複数のパンタからなり、単一のデータ転送要求に対して、1つのパンタからn回に分けてデータ転送を行い、各パンタからのデータを1本のパス線に乗せるようにする主記憶制御方式において、使用中でないパンクに対しては、他のパンタがデータ転送処理中であつても、次のデータ転送要求の受付けを可能にすることにある。

#### [発明の概要]

上記目的を達成するため、本発明では、データ 転送要求を受付た後、m番目(2≤m<n)のデー タ転送と、後続のデータ転送要求の1番目のデー タ転送が重さなるサイクルを予測し、溯つて該当 する1サイクルデータ転送要求の受付を抑止し、 他のサイクルでは、バンク使用中でないバンクに 対して、メモリ要求(ストア要求、データ転送要 求)があれば受付けることを特徴とする。

#### [発明の実施例]

第1図は本発明で対象とする主記憶装置と主記 憶制御装置との関係を示すプロック図である。第

. (4) .

データ転送要求Bが受付けられたことを示すラッチ回路である。16<sub>0</sub>はパンク0に対する起動要求をラッチするラッチ回路、16<sub>1</sub>はパンク1に対する起動要求をラッチするラッチ回路である。18<sub>0</sub>はパンク0使用中を示すラッチ回路、19はパス線の使用予定を示すラッチ回路である。

データ転送要求 A でラッチ回路 10 がセットされ、この時、データ転送要求 T ドレスのパンク 指定 ピット (3,4) が \*0 " (パンク 0 を指定) で1 ピットデコーダ 12 6の "0" 出力がハイとなり、且つ、オアゲート 15 6の反転出力が \*1"で "パンク 0 使用中でない "、 "パス線使用予定でない "が示されていると、アンドゲート 13 6の出力が "1"となり、オアゲート 14 6、優先順位回路 20を経由してデータ転送要求 A 受付ラッチ回路 17 6を1 サイクル "1"とする。これにより、ラッチ回路 10 はリセットされる。同時に、アンドゲート 13 4の出力が "1"となり、オアゲート 14 2 を経由してパンク 0 の起動要求 E X 6を示すラッチ回

路16。を1サイクル"1"とする。データ転送要求 A でラッチ回路10がセットされた時、データ転送要求 T ドレスのパンク指定ピット(3・4) "1"(パンク1を指定)でデコーダ12。の"1" 出力が、1"で"パンク1使用中でない"、 以近日中でない"が、1"を加力が"1"となる。 これによ データを受水 A 受付ラッチ 回路17。を1サイクル "1"にすると 関係に、 アント14。を経由してパンク1の起動要求 E X、シュのの起動要求 E X、シュのの起動要求 E X、シュのの起動要求 E X、シューラッチ回路16。

パンク 0 の起動要求 E X 。を示すラッチ回路16。が" 1 "になると、パンク 0 使用中を示すラッチ回路18。は、 防定の時間経過後、遅延回路21 の出力で" 0 "に 復旧する。同様に、パンク 1 使用中を示すラッチ 回路18」は、パンク 1 の起動要求 E X 」を示すラ ッチ回路16」の" 1 "出力で" 1 "となり、遅延

. (7) .

が成立し、アンドゲート $13_3$ は、ラッチ回路11が セットされた時、デコーダ $12_1$ の"1"出力が"1"、オアゲート $15_1$ の反転出力が"1"であると、アンド条件が成立する。アンドゲート $13_2$ あるいは $13_3$ が"1"になると、オアゲート $14_1$ 、優先順位回路20を経由してデータ転送要求B受付ラッチ回路 $17_1$ が1サイクル"1"となり、ラッチ回路11はリセットする。データ転送要求Bが受付けられ、それがバンク0に対するものであると、アンドゲート $13_5$ が"1"となり、オアゲート $14_2$  経由でバンクの起動要求9ッチ $16_0$ が"1"となる。また、データ転送要求8が受付けられ、それがバンク1に対するものであると、アンドゲート $13_5$ が"1"となる。オアゲート $14_3$ 経由でバンク1に対するものであると、アンドゲート $13_5$ が"1"となり、オアゲート $14_3$ 経由でバンク1に対するものであると、アンドゲート $13_5$ が"1"となる。

第3四は第2回の動作を説明するためのタイム チャートで、パス線使用予定ラッチ回路19の働き により、先行するデータ転送要求Aによる2番目 のデータ転送と、後続するデータ転送要求Bによ る1番目のデータ転送が同一サイクルに重なつて 回路22により所定の時間経過後"0"に復旧する。 遅延回路21、22の遅延時間はアクセスタイムに対 応している。更に、ラッチ回路16。あるいは16」 が"1"になると、オアゲート14、遅延回路23 を経由してバス線使用予定を示すラッチ回路19が 1サイクル"1"となる。遅延回路23の遅延時間 としては、バンク0あるいは1から2番目に読み 出されたデータがバス線3に乗る時間を予め予測 し、そのとき後続のデータ転送要求の1番目のデ ータがバス線上で重ならないように、溯つて該当 する1サイクル、後続のデータ転送要求の受付け を抑止する値が選ばれる。

以上はデータ転送要求Aに対する処理であるが、データ転送要求Bに対しても全く同様に処理される。即ち、121はデータ転送要求Bアドレスのパンク指定ピット(3,4)の"0"、"1"をデコードする1ピットデコーダであり、アンドゲート132は、ラッチ回路11がセットされた時、デコーダ121の"0"出力が"1"で、且つオアゲート150の反転出力が"1"であると、アンド条件

. (8).

起きるのが回避されることを示したものである。 パンク0のデータ転送要求AがToであり、この 時、パンク0が使用中でもなく、パス線も使用予 定でないと、 $T_0$ と $T_1$ の間で該データ転送要求A が受付けられ、パンクO起動要求EX。がメモリバ ンク0に出される。パンク0使用中ラッチ回路18。 はT<sub>1</sub>でセットし、T<sub>12</sub>でリセットする。 この間、 バンク0からは2回に分けてデータが読み出され、 1回目のデータはTs-Tsの1サイクル、パス線 3 に乗り、2回目のデータはT<sub>10</sub>-T<sub>i1</sub>の1サイ クル、パス線3に乗る。このT<sub>10</sub>-T<sub>11</sub>のサイクル .に、後続のデータ転送要求による1番目のデータ がパス線3に乗らないようにするには、第3図よ り、溯つてT。で発生するデータ転送要求の受付け を1サイクル禁止すればよい。第2図のパス線使 用予定ラッチ19はその働きをするもので、パンク 0 起動要求 E X<sub>0</sub>が"1"になると、 遅延回路23 を通して $T_s-T_s$ の1サイクル、セット状態をと

パス線使用予定ラッチ回路19がセット状態をと

ると、オアゲート15<sub>1</sub>の反転出力は"0"となり、データ転送要求Bの受付けは禁止される。その後、 $T_6$ になると、バス線使用予定ラッチ回路19はリセットし、その時、バンク1が使用中でないと、オアゲート15<sub>1</sub>の反転出力は"1"となる。従つて、 $T_6$ と $T_7$ の間でデータ転送要求Bが受付けられて、バンク1起動要求 $EX_1$ がメモリバンク1に出され、 $T_7$ でバンク使用中ラッチ回路18 $_1$ がセットする。このデータ転送要求Bに対して、バンク1から競み出された1回目のデータは $T_{11}\sim T_{12}$ の1サイクル、バス線3に乗り、2回目のデータは $T_{16}\sim T_{17}$ の1サイクル、バス線2に乗る。 $T_{11}\sim T_{12}$ の1サイクル、バス線2に乗る。 $T_{11}\sim T_{12}$ の1サイクル、バス線で用予定ラッチ19がセット状態をとり、後続のデータ転送要求の受付けを禁止する。

#### [発明の効果]

以上の説明から明らかな如く、本発明によれば、 先行するデータ転送要求による2番目のデータ転 送と、後続するデータ転送要求による1番目のデ ータ転送が、同一サイクルに重さなつて起きるデ

. 40 -

- タの破壊を回避することができるため、主記憶がパンク使用中でないときは、他のパンクがデータ転送処理中であつても、データ転送要求を受付ることが可能となる。

#### 4. 図面の簡単な説明

第1図は本発明で対象とするシステムのプロック図、第2図は本発明を適用したメモリ要求制御 回路の一実施例を示す図、第3図は第2図の動作 を説明するためのタイミンク図である。


1 …主記憶装置、 2 …主記憶制御装置、 10 , 11 …データ転送要求ラッチ回路、 12<sub>0</sub> , 12<sub>1</sub> … 1 ビットデコーダ、 16<sub>0</sub> , 16<sub>1</sub> …バンク起動要求ラッチ回路、 17<sub>0</sub> , 17<sub>1</sub> …データ転送要求受付ラッチ回路、 18<sub>0</sub> , 18<sub>1</sub> …バンク使用中ラッチ回路、 19 …バス線使用予定ラッチ回路、 20 …優先順位回路、 21 , 22 , 23 …遅延回路。


代理人弁理士 梅 田 利 平野理

. 42 .


## 才 2 図

## 才 1 図





## 沙 3 図



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

				-		
☐ BLACK	BORDERS					
	CUT OFF AT T	OP, BOTTO	M OR SIDE	es		
FADED 7	TEXT OR DRA	WING				
BLURRE	ED OR ILLEGI	BLE TEXT O	R DRAWII	NG		
☐ SKEWEI	D/SLANTED IN	MAGES				
☐ color	OR BLACK AN	ND WHITE P	HOTOGRA	APHS		
☐ GRAY S	CALE DOCUM	IENTS				
☐ LINES O	R MARKS ON	ORIGINAL 1	DOCUMEN	Ι <b>Τ</b>		
☐ REFERE	ENCE(S) OR EX	KHIBIT(S) SU	BMITTED	ARE POO	R QUALITY	

## IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.